7 月 17 日消息，據(jù)三星電子 2024 年異構(gòu)集成路線圖，該企業(yè)正積極研發(fā)一款名為 LP Wide I/O 的新型移動(dòng)內(nèi)存。
值得注意的是，三星電子以往曾提到過一種名稱與其相近的 LLW (Low Latency Wide I/O) 內(nèi)存，尚不能確認(rèn)兩者關(guān)系。
LP Wide I/O 內(nèi)存將于 2025 年一季度實(shí)現(xiàn)技術(shù)就緒，2025 下半年至 2026 年中實(shí)現(xiàn)量產(chǎn)就緒。
路線圖顯示，LP Wide I/O 內(nèi)存單封裝位寬將達(dá)到現(xiàn)有 HBM 內(nèi)存的一半 —— 即 512bit。
作為對比，目前的 LPDDR5 內(nèi)存是單封裝四通道共 64bit，未來的 LPDDR6 內(nèi)存也僅有 96bit。
更大的位寬意味著三星電子的 LP Wide I/O 內(nèi)存可提供遠(yuǎn)勝于現(xiàn)有移動(dòng)內(nèi)存產(chǎn)品的內(nèi)存帶寬，滿足設(shè)備端 AI 應(yīng)用等場景的需求。
在相對較小的移動(dòng)內(nèi)存芯片上實(shí)現(xiàn) 512bit 位寬，勢必需要堆疊 DRAM 芯片，但 HBM 采用的 TSV 硅通孔方式也不適合移動(dòng)內(nèi)存各層 DRAM 間的互聯(lián)。
因此三星電子將在 LP Wide I/O 內(nèi)存上采用一項(xiàng)名為 VCS (全稱 Vertical Cu Post Stack) 的全新垂直互聯(lián)技術(shù)。
同 SK 海力士的 VFO 技術(shù)類似，三星電子的 VCS 技術(shù)也是將扇出封裝和垂直通道結(jié)合在一起。
三星電子表示，VCS 先進(jìn)封裝技術(shù)相較傳統(tǒng)引線鍵合擁有 8 倍和 2.6 倍的 I/O 密度和帶寬；
相較 VWB (IT之家注：全稱 Vertical Wire Bonding，疑似指代 SK 海力士的 VFO 技術(shù)) 垂直引線鍵合技術(shù)，三星電子宣稱其 VCS 技術(shù)的生產(chǎn)效率是前者 9 倍。